- 著者 : 篠塚一也(著)
- 出版社名 : 森北出版
- 発売日 : 2021年04月
- ISBN : 9784627856011
- SystemVerilogとともに、近年のハードウェア検証に必要不可欠となっているUVM(Universal Verification Methodology)。複雑な言語仕様をわかりやすく解説した、待望の入門書!
UVMの理解に不可欠なSystemVerilogの知識を押さえつつ、コンポーネント間通信(TLM)、クラスライブラリー、検証コンポーネント開発といった実務に欠かせないことがらを、開発例とともに丁寧にひもときます。
サンプルコードや検証環境の構築例も多数掲載。手を動かしながら実践で役立つ知識が身につけられるよう工夫されています。
【目次】
第1章 概要
第2章 TLM
第3章 UVMクラスライブラリーの基礎
第4章 UVM検証コンポーネントの開発
第5章 UVM検証環境構築例
第6章 補足※本データはこの商品が発売された時点の情報です。
閉じる
閉じる
閉じる
再入荷リクエストが完了しました。
リクエストした商品が再入荷された場合、
メールでお知らせします。
閉じる
再入荷リクエスト
リクエストした商品が再入荷された場合、
メールでお知らせします。
上記期間を経過しても商品が再入荷されない場合、設定は自動的に解除されます。(上記期間を経過するか、商品が再入荷されるまで設定は解除できません)